## Driving method for improving the overcurrent breaking performance of semiconductor circuit breakers with MOS control input

Patent number:

DE3905645

**Publication date:** 

1990-08-23

Inventor:

JUNGE GUENTER DIPL ING (DE); NOWAK

SIEGFRIED DIPL ING (DE); TADROS YEHIA DR ING

(DE

Applicant:

LICENTIA GMBH (DE)

Classification:

- international:

H02M1/06; H02M1/08; H03K17/08; H03K17/687


- european:

H03K17/687B4, H03K17/082B

Application number: DE19893905645 19890221 Priority number(s): DE19893905645 19890221

### Abstract of DE3905645

A driving method for improving the overcurrent breaking performance of a power semiconductor with MOS control input (power MOSFET, IGBT) is to be specified, the gateemitter path (G-E) of which is connected to a positive control voltage (UGE) for turning on and to a negative control voltage (UGE) which can also be zero, for turning off. To prevent damage on the power semiconductor (IGBT) in the short circuit case due to excessive loading which can be caused by direct switch-over from positive to negative control voltage, without noticeable losses occurring due to this protection during the normal operation, the voltage across the gate-emitter path (G-E) is always lowered directly before each turning-off in such a manner that the power semiconductor (IGBT) does not become desaturated but a partial discharge of its input capacitance already occurs. This greatly reduces the current to be disconnected in the short circuit case so that the power semiconductor can subsequently be turned off without problems by applying a negative control voltage (UGE).



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

# Offenlegungsschrift





PATENTAMT

P 39 05 645.7 Aktenzeichen: Anmeldetag: 21. 2.89

23. 8.90 Offenlegungstag:

(51) Int. Cl. 5: H 03 K 17/08

> H 03 K 17/687 H 02 M 1/06 H 02 M 1/08 // H02M 7/48

(7) Anmelder:


Licentia Patent-Verwaltungs-GmbH, 6000 Frankfurt, DE

(72) Erfinder:

Junge, Günter, Dipl.-Ing.; Nowak, Siegfried, Dipl.-Ing.; Tadros, Yehia, Dr.-Ing., 1000 Berlin, DE

(54) Ansteuerverfahren zur Verbesserung des Überstromabschaltverhaltens von Leistungshalbleiterschaltern mit MOS-Steuereingang

Es soll ein Ansteuerverfahren zur Verbesserung des Überstromabschaltverhaltens eines Leistungshalbleiters mit MOS-Steuereingang (Leistungs-MOSFET, IGBT) angegeben werden, dessen Gate-Emitterstrecke (G-E) mit einer positiven Steuerspannung (uGE) zum Einschalten und mit einer negetiven Stauerspannung (u<sub>GE</sub>), die auch Null sein kann, zum Abschalten beaufschlagt wird. Um im Kurzschlußfall Schäden am Leistungshalbleiter (IGBT) durch übermäßige Beanspruchung, die durch ein unmittelbares Umschalten von positiver auf negative Steuerspannung hervorgerufen werden kann, zu vermeiden, ohne daß während des normalen Betriebes durch diesen Schutz merkliche Verluste auftreten, wird stets unmittelbar vor jedem Abschalten die Spannung an der Gate-Emitterstrecke (G-E) derart abgesenkt, daß sich der Leistungshalbleiter (IGBT) zwar nicht entsättigt, aber bereits eine teilweise Entladung seiner Eingangskapazität erfolgt. Damit wird im Kurzschlußfall der abzuschaltende Strom stark verringert, so daß der Leistungshalbleiter anschließend durch Anlegen einer negativen Steuerspannung (u<sub>GE</sub>) problemios abgeschaltet werden kann.



### Beschreibung

Leistungshalbleiterschalter mit MOS-Steuereingang (Leistungs-MOSFET (DMOS) und IGBT), die als gemeinsames Merkmal einen rein kapazitiv wirkenden Steuereingang (Gate-Source oder Gate-Emitter) besitzen, werden bevorzugt in Stromrichtern, beispielsweise für drehzahlgeregelte Antriebe und unterbrechungsfreie Stromversorgungsanlagen, eingesetzt. Diese Bauelemente ermöglichen hohe Schaltfrequenzen und erfordern nur sehr geringe Steuerleistungen, da zum Schalten nur die Eingangskapazität umgeladen wird. Wegen der günstigen Kurzschlußeigenschaften solcher Leistungshalbleiterschalter lassen sich einfache Schutzströme über den Steuereingang abzuschalten.

Im Kurzschlußfall, der z. B. durch einen Klemmenkurzschluß am Wechselrichterausgang verursacht sein kann, wird der Leistungshalbleiterschalter mit einer Kurzschlußstromamplitude iCKM belastet, die wesent- 20 lich von der Verstärkungscharakteristik des Bauelements und damit von der Höhe der am Steuereingang wirkenden Steuerspannung abhängt. Im Kurzschlußfall kann ohne weiteres das Zehnfache des Bauelemente-Nennstroms erreicht werden. Moderne Leistungshalb- 25 leiterschalter können eine derartige Belastung aber für kurze Zeit aushalten (Typisch für IGBT:  $t_{us} \leq 10 \,\mu s$ ).

(Literatur: R. Bayerer, J. Teigelkötter: "IGBT-Halbbrücken mit ultraschnellen Dioden"; etz-Bd. 108 (1987) Heft 19). Schaltet man jedoch derartige große Kurz- 30 schlußströme in gleicher Weise ab wie den betriebsmä-Big auftretenden Strom, so wird der Leistungshalbleiter mit sehr hoher Stromsteilheit und wegen parasitären Leitungsinduktivitäten auch mit großer Überspannungsspitze uCEKM beansprucht, wodurch eine Zerstö- 35 rung des Leistungshalbleiterschalters infolge Einrastens (latch-up), Überhitzung oder Spannungsdurchbruch erfolgen könnte. Mit zunehmendem Stromschaltvermögen der Leistungshalbleiterschalter gewinnt dieses Problem an Bedeutung.

Die üblicherweise bei diesen Leistungshalbleitern angewandte RCD-Klemmbeschaltung, dessen einfachste Variante (s. Zeichnung, Fig. 1) aus den Beschaltungsgliedern Ry, Cy und Dy für ein IGBT-Wechselrichter-Zweigpaar (Halbbrücke) besteht, soll die beim Abschal- 45 ten eines Leistungshalbleiterschalters freiwerdende magnetische Energie von den parasitären Leitungsinduktivitäten (hier als Ersatzinduktivität  $L_p$  dargestellt) aufnehmen und dadurch die Spannungsbeanspruchung für den abschaltenden Leistungshalbleiterschalter auf ein 50 zulässiges Maß herabsetzen.

Beispiele von Klemmbeschaltungen für IGBT sind z. B. in den "TOSHIBA Application Notes - GTR Modules/Bipolar/GMOS/IGBT" von May 1988 in Secrichter-Zweigpaar dargestellt. Damit auch hohe Kurzschlußströme abschaltbar sind, müßten die Klemmbeschaltungen gegenüber dem Nennbetrieb stark überdimensioniert werden. Dies stellt aber in den meisten Anwendungsfällen eine aufwendige Lösung dar.

Aufgabe der Erfindung ist es daher, ein Ansteuerverfahren der eingangs genannten Art anzugeben, durch das die Belastung des Leistungshalbleiters beim Abschalten von großen Überströmen, einschließlich Kurzschlußströmen, gering gehalten wird, ohne daß dafür die 65 Klemmbeschaltung nennenswert verstärkt werden muß und ohne daß zusätzliche Verluste in der Schaltung anfallen.

Diese Aufgabe wird gemäß der Erfindung durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.

Dadurch, daß die Steuerspannung generell am Ende jeder leitenden Phase durch rasche teilweise Entladung der Eingangskapazität des Leistungshalbleiterschalters abgesenkt wird, ist sichergestellt, daß auftretende Kurzschlußströme vor dem eigentlichen Abschalten, nämlich der schnellen Umsteuerung des Leistungshalbleiterschalters vom leitenden in den sperrenden Zustand, zunächst auf einen kleinen, nahe dem betriebsmäßig auftretenden Höchstwert mit geringer Stromsteilheit reduziert werden, bei dem der Leistungshalbleiterschalter dann gefahrlos abgeschaltet werden kann.

Vorteilhafte Ausgestaltungen des Verfahrens nach konzepte verwirklichen, die es erlauben, Kurzschluß- 15 der Erfindung sind in den restlichen Ansprüchen gekennzeichnet.

> Die Erfindung soll im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen erläutert werden. Es zeigt

> Fig. 1 ein Wechselrichterzweigpaar aus zwei IGBT mit einer Zweigpaarklemmenbeschaltung,

> Fig. 2 das Prinzipschaltbild für eine Ansteuerschaltung eines IGBT zur Durchführung eines Kurzschlußschutzes nach der Erfindung,

> Fig. 3 die zeitlichen Signalverläufe an Bauelementen entsprechend dem Schaltbild der Fig. 2,

> Fig. 4 bis Fig. 6 Prinzipschaltbilder von weiteren Ausführungsbeispielen der erfindungsgemäßen Ansteue-

> In Fig. 1 ist ein Wechselrichterzweigpaar mit IGBT 1 und IGBT 2 eines Wechselrichters gezeigt. Der Wechselrichter wird aus einer Gleichspannungsquelle mit der Spannung Ud zwecks Speisung einer (nicht gezeigten Last) mit einem Laststrom iL versorgt.

Dabei werden die beiden IGBT 1 und IGBT 2 jeweils abwechselnd mittels Ansteuerschaltungen A 1 bzw. A 2 durch Anlegen einer positiven Steuerspannung (Gate-Emitterspannung)  $+ u_{GE}$  in den leitenden Zustand und durch Anlegen einer negativen Steuerspannung  $-u_{GE}$ 40 an die Gate-Emitterstrecke G-E in den sperrenden Zustand gesteuert. Den jeweiligen Kollektor-Emitterstrekken C-E sind Freilaufdioden D1, D2 antiparallelgeschaltet, über die ein Freilaufstrom in fließen kann. Die an der Kollektor-Emitterstrecke abfallende Spannung ist mit uce bezeichnet.

Zur Aufnahme der beim Schalten eines IGBT freiwerdenden magnetischen Energie, die in den parasitären Induktivitäten (hier im Ersatzschaltbild als diskrete Induktivität  $L_p$  dargestellt) der Schaltung gespeichert ist, sind beide IGBT 1 und IGBT 2 gemeinsam mit einer Klemmenbeschaltung versehen, die aus der Reihenschaltung eines Kondensators Cv und einer Diode Dv mit dieser parallelgeschaltetem Widerstand Rybesteht.

Im Fall, daß z. B. ein Kurzschluß zwischen der Lastantion 4, Page Nr. 143, Fig. 78b) und c) für ein Wechsel- 55 schlußklemme (L 1) und einer Leitung der Gleichspannungsquelle (P oder N) auftritt, steigt der Strom ic im betreffenden IGBT 1 oder IGBT 2 kurzschlußartig an. Dabei ist es nötig, daß der IGBT innerhalb weniger Mikrosekunden so abgeschaltet wird, daß der IGBT vor 60 zu hoher Stromsteilheit und Überspannung bewahrt wird.

> Zu diesem Zweck wird das folgende, nunmehr anhand der Fig. 2 beschriebene Verfahren nach der Erfindung eingesetzt:

In Fig. 2 ist ein IGBT mit seinem Kollektoranschluß C, seinem Emitteranschluß E und seinem Gate-Anschluß G gezeigt, an den zur Ansteuerung eine Steuerspannung uGE gelegt wird, die von der ebenfalls darge-

stellten Ansteuereinheit A bereitgestellt wird.

Zum Einschalten des IGBT zum Zwecke der Laststromübernahme wird ein Ansteuersignal EA einem UND-Glied U zugeführt. Ist dieses Ansteuersignal H(on), soll der IGBT leitend werden; ist das Ansteuersignal L (off), soll der IGBT sperren. Solange das ebenfalls am UND-Glied Uanstehende (unten noch zu erläuternde) Schutzsignal S H-Pegel aufweist (kein Überstrom), wird das Ansteuersignal EA praktisch unverzögert, phasengleich auf einen Impulsbildner I als Signal EA 1 wei- 10 tergeleitet

Im Falle eines H-Pegels vom Signal EA gibt der Impulsbildner I ein Einschaltsignal E1 an einen ersten (elektronischen) Schalter St-in-der Ansteuereinheit A,nen ersten Gate-Widerstand RG1 an die Gate-Emitterstrecke G-E des IGBT 1 als positive Steuerspannung gelegt wird.

Zum Abschalten des IGBT, ausgelöst durch den Übergang des Ansteuersignalpegels von H nach L, öff- 20 nete in bisher üblicher Weise der Impulsbildner I den Schalter S1 (das heißt, die positive Steuerspannung wurde abgeschaltet) und schloß durch ein Signal A2 statt dessen einen dritten (elektronischen) Schalter S3, wodurch von einer dritten Steuerspannungsquelle UH3 25 über einen dritten Gate-Widerstand RG eine negative Steuerspannung an die Gate-Emitterstrecke gelegt wurde, so daß der IGBT umgehend in den Sperrzustand

Abweichend von dieser Vorgehensweise wird nun 30 IGBT einleitet beim Verfahren nach der Erfindung stets nach einem Wechsel des Ansteuersignalpegels (EA) von H nach L, mit dem der Schalter S1 abgeschaltet wird, zunächst durch ein vom Impulsbildner I erzeugtes Signal A 1 das bewirkt, wodurch eine zweite Steuerspannungsquelle UH2 über einen zweiten Gate-Widerstand RG2 (der klein, aber auch Null sein kann) an die Gate-Emitterstrecke G-E gelegt wird, bevor dann schließlich der Schalter S3 ein- und der Schalter S2 wieder abgeschal- 40 tet werden. Die durch die zweite Steuerspannungsquelle UH2 bereitgestellte Gate-Emitterspannung uGE ist kleiner als die von der ersten Steuerspannungsquelle  $U_{H1}$ zur Verfügung gestellte Spannung. Die Eingangskapazikung der Steuerspannung teilweise entladen, allerdings nur so weit, daß sich der Leistungshalbleiter im ungestörten Betrieb noch nicht entsättigen kann. Im ungestörten Betriebsfall ändert sich daher nichts im Vergleich zu einer herkömmlichen Abschaltweise, bis auf 50 die in den meisten Fällen unbedeutende Tatsache einer kleinen Verlängerung der Abschaltverzugsdauer um höchstens 1 bis 2 µs.

Im Kurzschlußfall hingegen wird durch die teilweise strom auf einen Bruchteil seines sonstigen Wertes vermindert und kann daher gefahrlos abgeschaltet werden. Dadurch, daß bei jedem Abschaltvorgang, unabhängig davon, ob ein gestörter oder ungestörter Betriebsfall können auch die Störfälle beherrscht werden, die kurz vor dem Setzen des von einer zentralen Wechselrichter-Pulsmustersteuerung Z für den normalen Betriebsfall vorgegebenen Abschaltsignals (EA-Pegel von H auf L) eintreten. Wegen unvermeidlicher Verzugszeiten (Tv) bei der Überstromerkennung und Signalverarbeitung könnte andernfalls das periodische Abschaltsignal vor dem Schutzabschaltsignal (S) anstehen und den mit ho-

hem Kurzschlußstrom belasteten IGBT ohne vorherige Gatespannungsabsenkung "hart" abschalten und damit

Das erfindungsgemäße Verfahren ermöglicht also ei-5 nen lückenlosen Kurzschlußschutz. Im folgenden soll die Funktion im Kurzschlußfall näher erläutert werden:

Zur Erkennung von Überstrom wird ein stromproportionales Signal IC mit einem Referenzsignal ICkrit einem Vergleichsglied Vzugeführt. Liegt der Pegel von Ic unter dem Wert des Referenzsignals (kein Überstrom), sind die Ausgangssignale SO und S des Vergleichsglieds V und eines nachgeschalteten Speicherglieds SP auf H-Pegel. Übersteigt der Strom IGBT den Wert  $iC = I_{Ckrit}(t = t_1)$  in Fig. 3), so springt das Signal SO so daß eine erste Steuerspannungsquelle  $U_{H1}$  über ei $_{15}$  auf L-Pegel, welches seinerseits das Speicherausgangssignal S auf L-Pegel setzt. Der Schutzsignalspeicher SP verbleibt unabhängig von der Störungsdauer in diesem Zustand. Erst durch ein Reset-Signal kann er zurückgesetzt werden.

> Vom Ausgang des Schutzsignalspeichers SP geht das Signal S zur Anzeige des Speicherstatus an die übergeordnete Zentralsteuerung Z an die ebenfalls andere. nicht gezeigte Signalleitungen der übrigen IGBT des Wechselrichters angeschlossen sind. Der Schutzsignalspeicher SP liefert dieses Signal S auch an das UND-Glied U. Dieses wirkt als Pulssperre für das Ansteuersignal EA im Störfall, wodurch das Signal EA 1 am Ausgang des UND-Glieds auf L-Pegel gesetzt wird und damit in beschriebener Weise die Abschaltung des

In Fig. 3 sind die Signalverläufe zu der in Fig. 2 gezeigten Schaltungsanordnung bei der Anwendung des Verfahrens nach der Erfindung gezeigt. Solange das Schutzsignal S "H" ist, erfolgt die Ansteuerung des Schließen eines zweiten (elektronischen) Schalters S2 35 IGBT gemäß dem Ansteuersignal EA. Entsprechend der gewünschten Einschaltdauer für den IGBT, d.h. EA bzw. EA 1 auf H-Pegel, gibt der Impulsbildner I das Signal E1 zum Anlegen der positiven Steuerspannung von der ersten Spannungsquelle UH1 an die Gate-Emitterstrecke des IGBT ab.

Unmittelbar nach einem Wechsel des Ansteuersignalpegels EA von "H" nach "L" wird stets das Signal A 1 vom Impulsbildner I abgegeben, wodurch, wie an dem Verlauf der Steuerspannung uGE zu erkennen ist, eine tät der Gate-Emitterstrecke wird durch diese Absen- 45 Absenkung dieser Steuerspannung auf den durch die zweite Steuerspannungsquelle UH2 vorgegebenen Wert der Steuerspannung erfolgt. Danach wird der IGBT, wenn der Impulsbildner I das Signal A2 auf H setzt, durch Anlegen der negativen Steuerspannung UH3 abgeschaltet. An Stelle der bei Wechselrichteranwendungen bevorzugten Abschaltung mit negativer Steuerspannung kann prinzipiell auch mit UH3=0 V abgeschaltet werden.

Tritt ein Kurzschlußstrom (d. h. Strom ic über dem Gate-Entladung vor dem Abschalten der Kurzschluß- 55 kritischen Wert Ickrit) zum Beispiel während der leitenden Phase des IGBT (Signal EA auf "1") ein, spricht die Kurzschlußerkennung an  $(t=t_1)$ , d. h. das Signal S wird zu Null und sperrt die Weitergabe des Ansteuersignals EA durch das UND-Glied U. Dementsprechend beenvorliegt, in der beschriebenen Weise verfahren wird, 60 det der Impulsgeber I das Signal E 1 vorzeitig, d. h. das Anlegen der postiven Steuerspannung der Steuerspannungsquelle UH1 wird sofort beendet, und statt dessen gibt der Impulsbildner I genauso wie bei Abschaltung im ungestörten Fall das Signal A 1 ab, so daß die Steuer-65 spannung uGE nach Ablauf der Signalverzugszeit Tybei  $t=t_2$  abgesenkt wird. Damit aber erfolgt eine Verminderung des Kurzschlußstroms ick. Der dementsprechend verminderte Kurzschlußstrom ickoff kann nun

ohne Gefährdung des IGBT durch Anlegen negativer Steuerspannung, die mit Hilfe des Signals A 2 "H" an den Steuereingang des IGBT gelegt wird, gelöscht wer $den (t-t_3).$ 

Aus dem Verlauf der ebenfalls in Fig. 3 abgebildeten Kollektor-Emitterspannung uce des IGBT ist zu erkennen, daß die beim Abschalten auftretende Überspannungsspitze ucekm durch das Ansteuerverfahren nach

der Erfindung klein gehalten wird.

In den Fig. 4 bis 6 sind Beispiele von Realisierungs- 10 möglichkeiten von IGBT-Ansteuerschaltungen dargestellt, die eine Absenkung der Steuerspannung uGE an der Gate-Emitterstrecke eines IGBT im Sinne des Erfindungsgedankens ermöglichen. Der Gate-Widerstand ist jeweils mit R1 bezeichnet. Bei den Schaltungsanordnungen nach den Fig. 4 und 5 erfolgt die Ansteuerung des IGBT mit Hilfsspannungsquellen, die mit dem Lastpotential (Emitter des IGBT) verbunden sind. Dazu sind in üblicher Weise zwei Spannungsquellen  $U_{H1}$  und  $U_{H3}$ vorgesehen, wobei durch Ansteuerung eines Einschalt- 20 transistors S1 die positive Steuerspannung von der Spannungsquelle UHI zum Einschalten des IGBT und durch Ansteuerung eines Ausschalttransistors 53 die negative Steuerspannung von der Spannungsquelle UH3 zum Abschalten des IGBT an die Gate-Emitterstrecke 25 gelegt werden.

Zur Absenkung der Steuerspannung uCE ist bei der Schaltungsanordnung nach Fig. 4 zwischen den Punkten a und b ein Entlade-Netzwerk, bestehend aus einer Z-Diode Z und einem Entladetransistor S 2, vorgesehen. 30 Der Entladetransistor S2 wird dazu unmittelbar nach dem Sperren des Ansteuertransistors S1 für kurze Zeit leitend gesteuert, bis sich die Eingangskapazität der Gate-Emitterstrecke über die Z-Diode Z auf eine Spannung annähernd uGE≈ Uz (Schwellspannung der Z-Dio- 35 de Z) entladen hat. Nach dem Sperren des Entladetransistors S2 wird dann der Abschalttransistor S3 zum

Abschalten des IGBT eingeschaltet.

Bei der Schaltungsanordnung nach Fig. 5 wird unmittelbar nach dem Sperren des Einschalttransistors S1 40 zur Absenkung der Steuerspannung uGE der Abschalttransistor S3 im Pulsbetrieb mit hoher Schaltfrequenz bei kleinem Tastverhältnis  $\tau (\tau = T_{on}/T_{puls})$  so lange betrieben, bis die Eingangskapazität der Gate-Emitterstrecke stufenweise auf den gewünschten Wert entladen 45 ist Anschließend wird durch dauerhaftes Aufsteuern des Abschalttransistors S3 die volle negative Steuerspannung der Spannungsquelle UH3 am Steuereingang des IGBT wirksam, wodurch dieser dann schnell abschaltet. Diese Lösung hat den Vorteil, daß kein zusätz- 50 licher Schalttransistor (wie z. B. S2) mit den notwendigen Ansteuerkopplern (z. B. Optokoppler) erforderlich ist. Vorteilhafterweise ist der Gate-Widerstand R1 durch eine in Richtung auf den Abschalttransistor S3 gepolte (nicht näher bezeichnete) Diode in Reihe mit 55 einem weiteren Widerstand R 2 überbrückt.

Fig. 6 zeigt als ein weiteres Ausführungsbeispiel der erfindungsgemäßen Lösung eine Ansteuerschaltung mit Impulsübertrager, die daher keine Steuerspannungs-

quellen (UH) auf IGBT-Potential benötigt.

Bei normalem Betrieb wird zum Einschalten des IGBT die Spannung einer einzigen Spannungsquelle UH an der primärseitigen Wicklung eines Einschalt-Impulsübertragers UE über den Einschalttransistor S1 mit einer Impulskette geschaltet. Auf der Sekundärseite die- 65 ses Übertragers wird die induzierte Wechselspannung mit einer Diode D1 gleichgerichtet und über einen Transistor T4 und den Gate-Widerstand R1 an die Gate-Emitterstrecke als positive Steuerspannung gelegt.

Ähnlich wie bei der Schaltung nach Fig. 5 wird der Abschalttransistor S3 sowohl zur Gatespannungsabsenkung als auch zum Abschalten des IGBT benutzt. Dazu ist der Abschalttransistor S3 in Reihe mit der Spannungsquelle UH an die Primärwicklung eines Abschalt-Impulsübertragers ÜA angeschlossen. Die Sekundärwicklung des Abschalt-Impulsübertragers UA liegt (mit entgegengesetztem Wicklungssinn wie die Sekundärwicklung des Einschalt-Impulsübertragers) in Reihe mit einer weiteren Diode D2 und einem weiteren Transistor T5 und dem Gate-Widerstand R1 an der Gate-Emitterstrecke des IGBT.

Nach dem Sperren des Einschalttransistors S1 wird 15 der Abschalttransistor S3 mit hoher Schaltfrequenz bei geringem Tastverhältnis geschaltet, so daß die Eingangskapazität des IGBT stufenweise entladen wird. Wenn die Steuerspannung  $U_{GE}$  auf die gewünschte Höhe abgesenkt ist, wird der Abschalttransistor S3 mit größerem Tastverhältnis geschaltet, so daß die Eingangskapazität des IGBT schnell auf die gewünschte negative Steuerspannung umgeladen und der IGBT abgeschaltet wird.

### Patentansprüche

1. Ansteuerverfahren zur Verbesserung des Überstromabschaltverhaltens von Leistungshalbleiterschaltern mit MOS-Steuereingang, die mit einer Steuerspannung eingeschaltet und leitend gehalten werden und durch Wegnahme der Steuerspannung oder durch Wechsel der Steuerspannungspolarität abgeschaltet und gesperrt werden, dadurch gekennzeichnet, daß unabhängig von der momentanen Strombelastung des Leistungshalbleiterschalters die zum Einschalten und Leiten benötigte Steuerspannung unmittelbar vor jedem Abschalten derart abgesenkt wird, daß zwar eine deutliche Entladung der bauelementeigenen Eingangskapazität erfolgt, dabei aber noch keine nennenswerte Erhöhung der Durchlaßspannung (Entsättigung) im Hauptpfad des Leistungshalbleiterschalters auf-

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei erkannter Stromüberlastung des Leistungshalbleiterschalters die Absenkung der Steuerspannung vorzeitig eingeleitet wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Spannung am Steuereingang des Leistungshalbleiterschalters durch ein gesteuertes Überbrücken des Steuerein-

gangs abgesenkt wird (Fig. 4).

 Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Spannung am Steuereingang des Leistungshalbleiterschalters abgesenkt wird, indem die für das Abschalten dienende Steuerspannung in Form hochfrequenter, schmaler Pulsblöcke an den Steuereingang des Leistungshalbleiterschalters geschaltet wird (Fig. 5).

Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die Ansteuerung zur Absenkung der Spannung an der Gate-Emitterstrecke potentialfrei mittels magnetischer Pulsübertrager erfolgt (Fig. 6).

Hierzu 5 Seite(n) Zeichnungen

Nummer: Int. Cl.5: Offenlegungstag:

H 03 K... 17/08

23. August 1990

DE 39 06 645 A1




Fig. 1

### — Leerseite —

Nummer: Int. Cl.<sup>5</sup>:

Offenlegungstag:

DE 39 05 645 A1 M 03 K 17/08 23. August 1990





Fig. 3

Nummer: Int. Cl.<sup>5</sup>: Offenlegungstag:

DE 39 05 645 A1 H\_03 K 17/08 23. August 1990




008 034/458


Nummer: Int. Cl.5:

H 03 K 17/08

Offenlegungstag:

23. August 1990





008 034/458

THIS PAGE BLANK (USPTO)

Nummer: Int. Cl.<sup>5</sup>: Offenlegungstag:

DE 39 05 645 A1 H 03 K 17/08 23. August 1990




Fig. 6

THIS PAGE BLANK (USPTO)